


Vorlesung Rechnerarchitektur
Matthias Meyer
Übungsaufgaben zum Selbststudium und für das Tutorium
Kapitel 1: Kombinatorische Netzwerke

Aufgabe 1 Analyse eines kombinatorischen Netzwerks

Im Folgenden soll ein kombinatorisches 3-Bit-Rotierwerk mit den Eingängen d, e_2, e_1, e_0 und den Ausgängen a_2, a_1, a_0 untersucht und optimiert werden. Die Schnittstelle des Rotierwerks ist in **Bild 1** dargestellt. Der Eingang d steuert die Rotierrichtung.




Bild 1 Schnittstelle des Rotierwerks

Die Abhängigkeit des Ausgangs a_1 von d, e_2, e_1 und e_0 sei als Karnaugh-Diagramm gemäß **Bild 2** gegeben.




Bild 2 Karnaugh-Diagramm für a_1

Frage 1

a) Stellen Sie a_1 in Abhängigkeit von den Eingangssignalen d, e_2, e_1 und e_0 in einer Wahrheitstabelle dar.

b) Stellen Sie nun a_1 in Abhängigkeit von d, e_2, e_1 und e_0 mit Hilfe des Karnaugh-Diagrammes aus **Bild 2** als schaltalgebraischen Ausdruck in möglichst einfacher Form dar.

1a)

d	e^2	e^1	e^0	a^1
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

b) $a^1 = \bar{d} e_0 + d e_2$ (schauen wo überall 1 sind und 4 Schlaufen machen)

karnaugh-Diagramm anschauen, dann schaue ich wo überall 1er ist und schaue ob es in d, e_0, e_1, e_2 drin ist.

2a) $a_2 = \bar{e_2}\, e_1\, e_0 + e_2\, e_1\, e_0 + (e_2 + e_1)\, \bar{d}\, e_1\, \bar{e_0} + (e_2 + e_0)\, d\, \bar{e_1}\, e_0$ (schauen was alles in e rein geht wenn da 0 ist dann muss ich - machen und bei ≥ 1 mache ich in ( ) rein)

b) $a_2 = \bar{e_2}\, e_1\, e_0 + e_2\, e_1\, e_0 + (e_2 + e_1)\, \bar{d}\, e_1\, \bar{e_0} + (e_2 + e_0)\, d\, \bar{e_1}\, e_0$

=

c)

	d	e_2	e_1	e_0	a_2
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	1
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	1
10	1	0	1	0	0
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	1
14	1	1	1	0	0
15	1	1	1	1	1

Die Schaltung zur Erzeugung des Ausgangssignals a_2 ist in **Bild 3** gegeben.




Bild 3 Schaltung zur Erzeugung von a_2

Frage 2

a) Leiten Sie die schaltalgebraische Gleichung für den Ausgang a_2 aus dem Schaltplan ab.

b) Vereinfachen Sie die schaltalgebraische Gleichung aus a) unter Verwendung der Axiome und Sätze der Boolschen Algebra so weit wie möglich.

c) Ergänzen Sie die Wahrheitstabelle aus Frage 1 um den Ausgang a_2.

d) Geben Sie nun a_2 in Abhängigkeit von d, e_2, e_1 und e_0 mit Hilfe eines Karnaugh-Diagramms als schaltalgebraischen Ausdruck in möglichst einfacher Form an.

e) Falls sich Ihre Ergebnisse aus b) und d) unterscheiden: Tragen Sie für jeden Term Ihrer Lösung nach b) eine entsprechende Schlaufe in ein neues Karnaugh-Diagramm ein. Erklären Sie dann die Unterschiede der Ergebnisse, indem Sie dieses Diagramm mit dem entsprechenden Diagramm aus d) vergleichen.

Die Abhängigkeit des Ausgangs a_0 von d, e_2, e_1 und e_0 sei in der konjunktiven Normalform (KNF) wie folgt beschrieben:


$$a_0 = (d + e_2 + e_1 + e_0) \cdot (d + e_2 + e_1 + \overline{e}_0) \cdot (d + e_2 + \overline{e}_1 + e_0) \cdot (d + e_2 + \overline{e}_1 + \overline{e}_0) \cdot$$
$$(\overline{d} + e_2 + e_1 + e_0) \cdot (\overline{d} + e_2 + e_1 + \overline{e}_0) \cdot (\overline{d} + \overline{e}_2 + e_1 + e_0) \cdot (\overline{d} + \overline{e}_2 + e_1 + \overline{e}_0)$$


Frage 3 Ergänzen Sie die Wahrheitstabelle aus Frage 1 um den Ausgang a_0.

Frage 4 Stellen Sie a_0 in Abhängigkeit von d, e_2, e_1 und e_0 mit Hilfe eines Karnaugh-Diagrammes als schaltalgebraischen Ausdruck in möglichst einfacher Form dar.

Frage 5 Skizzieren Sie den Schaltplan des vollständigen Rotierwerks. Verwenden Sie dazu ausschließlich Multiplexer.

d)





(schauen in welcher zeile überall 1 vorkommt und aufschreiben)

$a_2 = d e_0 + \bar{d} e_1$

$a_2 = e_0 e_2 + e_1 \bar{e_2}$?


e) Geht nur wenn ich b habe

3)

	d	e^2	e^1	e^0	a_0
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	1
15	1	1	1	1	1


(Bei KNF muss ich bei 1 - also schaue ich KNF was angegeben ist und überall wo - ist muss ich schauen wo es reinpasst und 0 machen sonst 1er)

4)



$a_0 = d e_1 + \bar{d} e_2$

5)



Abschließend soll der Zusammenhang zwischen konjunktiver und disjunktiver Normalform näher betrachtet werden.

Frage 6 Stellen Sie den Maxterm $a_1 = \overline{d} + \overline{e}_2 + e_1 + e_0$ mit Hilfe von 4 Schlaufen in einem Karnaugh-Diagramm dar.

In einem Karnaugh-Diagramm auf Basis der disjunktiven Normalform (DNF) dürfen benachbarte Minterme zusammengefasst werden, weil $a \cdot b + a \cdot \overline{b} = a$ gilt.

Frage 7 Zeigen Sie, dass auch in einem Karnaugh-Diagramm auf Basis der KNF benachbarte Maxterme zusammengefasst werden dürfen, indem Sie nachweisen, dass $(a + b) \cdot (a + \overline{b}) = a$ gilt.


Frage 8

a) Stellen Sie die KNF für a_0 (siehe Text vor Frage 3) in Abhängigkeit von d, e_2, e_1 und e_0 in einem Karnaugh-Diagramm dar.

b) Fassen Sie nun in diesem Karnaugh-Diagramm Maxterme zusammen. Stellen Sie dann auf Basis dieser Zusammenfassung a_0 in Abhängigkeit von d, e_2, e_1 und e_0 als schaltalgebraische Gleichung in möglichst einfacher Form dar.

Frage 9 Zeigen Sie, dass die vereinfachten Ergebnisse für a_0 aus Frage 8 und Frage 4 identisch sind.


6)



7)

8a)

	d	e^2	e^1	e^0	a_0
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	1
15	1	1	1	1	1



b) $a_0 = d\bar{e}_1 + \bar{d}\bar{e}_2$

g) $a_0 = (d+e_2)\cdot(\bar{d}+e_1) \overset{2a}{=} d\bar{d} + de_1 + \bar{d}e_2 + e_2e_1 \overset{(4a)}{=} de_1 + \bar{d}e_2 + e_2e_1 \overset{(3b)}{=} de_1 + \bar{d}e_2 + e_1e_2\,(d+\bar{d})$

$\overset{(8a)}{=} de_1 + \bar{d}e_2 + de_1e_2 + \bar{d}e_2e_1 \overset{(7b)}{=} \bar{d}e_2 + de_1$

$d + \bar{d} = 1$

Aufgabe 2 Kombinatorisches Addierwerk

In dieser Aufgabe werde ein kombinatorisches Addierwerk für 2 Bit breite, vorzeichenlose Zahlen gemäß **Bild 1** betrachtet.




Bild 1 2-Bit Addierwerk

Das Addierwerk verarbeitet zwei Summanden $x = x_1 \cdot 2^1 + x_0 \cdot 2^0$ und $y = y_1 \cdot 2^1 + y_0 \cdot 2^0$ zu einem Ergebnis $z = c \cdot 2^2 + z_1 \cdot 2^1 + z_0 \cdot 2^0$.

Frage 1 Geben Sie den Wertebereich von x, y und z an.


Frage 2 Stellen Sie die Funktion $(c, z_1, z_0) = f(x_1, x_0, y_1, y_0)$ des Addierwerks in Form einer vollständigen Wahrheitstabelle dar.

Frage 3

a) Geben Sie z_0 als Funktion von x_1, x_0, y_1, y_0 in Form der Disjunktiven Normalform an.

b) Geben Sie z_1 als Funktion von x_1, x_0, y_1, y_0 in Form der Konjunktiven Normalform an.

Frage 4 Geben Sie z_1, z_0, und c in möglichst einfacher Form an. Verwenden Sie dazu Karnaugh-Diagramme, die wie nachfolgend gezeigt beschriftet sind.



1) $x \in \{0,1,2,3\}$
$y \in \{0,1,2,3\}$
$z \in \{0,1,2,3,4,5,6\}$

2)

3)

x_1	x_0	y_1	y_0	z_0
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	1	0	0	1
0	0	1	1	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	1	0	0	1
1	0	1	1	1
1	1	0	1	0
1	1	1	0	1
1	1	1	1	0

(schaue was bei: x_0 und y_0 ist $1+1=0$, $0+1=1$)

a) $\bar{x}_1 \bar{x}_0 \bar{y}_1 y_0 + \bar{x}_1 x_0 \bar{y}_1 \bar{y}_0 + \bar{x}_1 \bar{x}_0 y_1 y_0 + \bar{x}_1 x_0 y_1 \bar{y}_0 +$
$x_1 \bar{x}_0 \bar{y}_1 y_0 + x_1 x_0 \bar{y}_1 \bar{y}_0 + x_1 \bar{x}_0 y_1 y_0 + x_1 x_0 y_1 y_0$

b) $(x_1 x_0 y_1 y_0) + (x_1 x_0 y_1 y_0) + (x_1 x_0 y_1 y_0) + (x_1 x_0 y_1 y_0) +$
$(x_1 x_0 y_1 y_0) + (x_1 x_0 y_1 y_0) + (x_1 x_0 y_1 y_0) + (x_1 x_0 y_1 \bar{y}_0)$

Das Addierwerk aus **Bild 1** soll nun ausschließlich mit Multiplexern realisiert werden. Ein Multiplexer ist ein kombinatorisches Netzwerk mit n Eingangssignalen X_0, ..., X_{n-1} und k Auswahlleitungen S_{k-1}, ..., S_0, das für jeden Binärwert s ($0 \le s \le 2^k-1$) der Auswahlleitungen das entsprechende Eingangssignal X_s an den Ausgang Y weiterleitet (vgl. **Bild 2**). Es gelte $n = 2^k$.




Bild 2 Multiplexer

Frage 5

a) Geben Sie die schaltalgebraische Gleichung $Y = f(S, X_1, X_0)$ für einen Multiplexer mit zwei Eingangssignalen X_1, X_0 und einer Auswahlleitung S an.

b) Geben Sie die schaltalgebraische Gleichung $Y = f(S_1, S_0, X_3, X_2, X_1, X_0)$ für einen Multiplexer mit vier Eingangssignalen X_3, X_2, X_1, X_0 und zwei Auswahlleitungen S_1, S_0 an.

Frage 6

a) Beschalten Sie einen Multiplexer mit n = 2 derart, dass er die schaltalgebraische Funktion $c = \overline{a}$ realisiert.

Hinweis: Die Eingänge des Multiplexers können hierbei auch mit den Konstanten ’0’ oder ’1’ verbunden sein.

b) Beschalten Sie einen Multiplexer mit n = 2 derart, dass er die schaltalgebraische Funktion $c = a \cdot b$ realisiert.

c) Beschalten Sie einen Multiplexer mit n = 2 derart, dass er die schaltalgebraische Funktion c = a + b realisiert.

d) Skizzieren Sie eine Schaltung aus zwei Multiplexern mit n = 2, die die schaltalgebraische Funktion $c = a \oplus b$ realisiert ("⊕" = Exklusiv-Oder).

Frage 7 Beschalten Sie einen Multiplexer mit n = 16 derart, dass er die schaltalgebraische Funktion $c = f(x_1, x_0, y_1, y_0)$ aus **Frage 2** realisiert.

Frage 8

a) Skizzieren Sie nun eine Schaltung, die den Multiplexer mit n = 16 aus **Frage 7** durch einen vollständigen Baum aus Multiplexern mit n = 2 ersetzt.

Hinweis: Verwenden Sie für die Multiplexer einer Ebene des Baums jeweils ein Eingangssignal aus der Wahrheitstafel gemäß **Frage 2** als Auswahlleitung.

b) Entfernen Sie die Multiplexer, deren Ausgang im vorliegenden Fall nicht von der Auswahlleitung abhängt.

c) Minimieren Sie die Schaltung weiter, indem Sie Multiplexer wo möglich durch einfache Gatter mit zwei Eingängen ersetzen.

d) Geben Sie die Funktion der minimierten Schaltung in Form eines schaltalgebraischen Ausdrucks an.

e) Zeigen Sie mit Hilfe der Axiome und Sätze der Booleschen Algebra, dass das Ergebnis mit dem Ergebnis aus **Frage 4** übereinstimmt.

Aufgabe 3 AND/XOR-Logik

Im Rahmen dieser Aufgabe werde ein Verfahren betrachtet, in dem Exklusiv-Oder-Verknüpfungen ("⊕", XOR) eine besondere Rolle spielen. Aus diesem Grund sollen zunächst einige Eigenschaften der Exklusiv-Oder-Verknüpfung untersucht werden.

Frage 1 Stellen Sie die Exklusiv-Oder-Funktion $f_{\mathrm{XOR}}(x, y) = x \oplus y$ dar

a) in der disjunktiven Normalform (DNF),

b) in der konjunktiven Normalform (KNF),

c) in Form eines Venn-Diagramms (d.h. eines Mengen-Diagramms).

Frage 2 Beweisen Sie mit Hilfe der Axiome und Sätze der Booleschen Algebra folgende Zusammenhänge für die Exklusiv-Oder-Verknüpfung

a) $x \oplus 1 = \overline{x}$

b) $x \oplus \overline{y} = \overline{x} \oplus y = \overline{x \oplus y}$

c) $a(x \oplus y) = (ax) \oplus (ay)$

Frage 3 Stellen Sie die Funktion $f_{\mathrm{XOR3}}(x, y, z) = x \oplus y \oplus z$ in Form eines Karnaugh-Diagramms dar.

Bild 1 zeigt ein kombinatorisches Netzwerk, das ausschließlich aus AND- und XOR-Gattern besteht.




Bild 1 Kombinatorisches Netzwerk, bestehend aus zwei AND- und zwei XOR-Gattern

Frage 4 a) Stellen Sie die Funktion $f = f(a, b, c)$ der Schaltung in **Bild 1** in Form einer Wahrheitstafel dar. Verwenden Sie gegebenenfalls Hilfsspalten für Zwischenergebnisse.

b) Realisieren Sie die Funktion $f = f(a, b, c)$ der Schaltung in **Bild 1** nun ohne Exklusiv-Oder-Gatter. Die Schaltung soll minimal sein, d.h. sie soll mit der kleinstmöglichen Anzahl an AND- und OR-Gattern auskommen. Weiterhin sollen alle Gatter nur zwei Eingänge aufweisen. Geben Sie die resultierende Schaltung an.

1)

x	y	z
0	0	0
0	1	1
1	0	1
1	1	0


a) $\bar{x}y + x\bar{y}$ b) $(xy) + (\bar{x}\bar{y})$ c)

2 a)

3)

x	y	z	$x \oplus y \oplus z$
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

(Das Ergebnis ist 1, wenn eine ungerade Anzahl von Eingängen 1 ist)



Abschließend sollen beliebige kombinatorische Funktionen $f(a, b, c, ...)$ ausschließlich mit AND- und XOR-Gattern realisiert werden. Für die erforderliche Umformung verwendet man vorteilhaft die sogenannte *positive Davio-Zerlegung*. Danach gilt für eine beliebige Boolesche Funktion $f(a, b, c, ...)$ der Zusammenhang

$$f(a, b, c, ...) = f_0 \oplus (a \cdot f_2)$$

mit

$$f_0 = f(a = 0, b, c, ...)$$

$$f_1 = f(a = 1, b, c, ...)$$

$$f_2 = f_0 \oplus f_1$$

Frage 5

a) Verwenden Sie die positive Davio-Zerlegung, um einen einfachen OR-Operator $f(a, b) = a + b$ durch einen Ausdruck zu ersetzen, der ausschließlich AND- und XOR-Operatoren aufweist.

b) Überprüfen Sie Ihr Ergebnis.

Frage 6

a) Verwenden Sie die positive Davio-Zerlegung nun, um die Funktion $f(a, b, c) = \bar{a}bc + a\bar{b}c + abc$ ausschließlich mit AND- und XOR-Gattern zu realisieren. Geben Sie die resultierende Schaltung an.

b) Wie müsste man allgemein vorgehen, wenn die Funktionen f_0 und f_1 der positiven Davio-Zerlegung nicht wie im vorliegenden Beispiel bereits ausschließlich AND- und XOR-Operatoren aufweisen würden?

Frage 7

Beweisen Sie allgemein die Gültigkeit der positiven Davio-Zerlegung. Verwenden Sie dazu die Axiome und Sätze der Booleschen Algebra sowie die Zusammenhänge aus Frage 2.

Aufgabe 4 Einschrittiges Multiplizierwerk

Hinweis: Zur Bearbeitung von Teilen dieser Aufgabe ist der Inhalt von Kapitel 3 hilfreich.

Betrachtet werde ein einschrittiges (d.h. rein kombinatorisches) Multiplizierwerk für Binärzahlen, vgl. **Bild 1**.




Bild 1 Einschrittiges Multiplizierwerk

Das Multiplizierwerk verarbeitet zweistellige, vorzeichenlose Binärzahlen und liefert ein vierstelliges, vorzeichenloses Ergebnis, d.h. es gilt

$a = a_1 \cdot 2^1 + a_0 \cdot 2^0$, $\quad a_1, a_0 \in \{0, 1\}$, $\quad a \in \{0, 1, 2, 3\}$

$b = b_1 \cdot 2^1 + b_0 \cdot 2^0$, $\quad b_1, b_0 \in \{0, 1\}$, $\quad b \in \{0, 1, 2, 3\}$

$p = a \cdot b = p_3 \cdot 2^3 + p_2 \cdot 2^{2+} + p_1 \cdot 2^1 + p_0 \cdot 2^0$, $\quad p_3, p_2, p_1, p_0 \in \{0, 1\}$

Frage 1 a) Welche Werte kann das Produkt p annehmen?

b) Welches ist der größtmögliche Wert, den das Produkt p annehmen kann?

Frage 2 Bestimmen Sie das Produkt der zweistelligen Binärzahlen 10 und 11 mit Hilfe einer binären Multiplikation von Hand.

Frage 3 Geben Sie eine Schaltung für das Multiplizierwerk an, die ausschließlich aus Halbaddierern und UND-Gattern besteht.

Frage 4 Wie lange dauert eine Multiplikation in Vielfachen einer Gatterlaufzeit maximal, wenn man davon ausgeht, dass ein UND-Gatter eine Verzögerungszeit von einer Gatterlaufzeit und ein Halbaddierer eine Verzögerungszeit von 2 Gatterlaufzeiten aufweist?

Zur Beschleunigung soll das Multiplizierwerk jetzt aus einer Wahrheitstabelle direkt als kombinatorisches Netzwerk entworfen werden.

Frage 5 Stellen Sie in einer Wahrheitstabelle p_3, p_2, p_1 und p_0 in Abhängigkeit von a_1, a_0, b_1 und b_0 dar.

Hinweis: Die Wahrheitstabelle hat 8 Spalten und 16 Zeilen.

Frage 6 a) Geben Sie p_2 in der disjunktiven Normalform (DNF) an.

b) Geben Sie p_1 in der konjunktiven Normalform (KNF) an.

Frage 7 a) Stellen Sie p_2, p_1 und p_0 in Abhängigkeit von a_1, a_0, b_1 und b_0 mit Hilfe je eines Karnaugh-Diagramms als schaltalgebraischen Ausdruck in möglichst einfacher Form dar.

b) Geben Sie das Ergebnis für p_3 ohne Karnaugh-Diagramm direkt aus der Wahrheitstafel an.

Frage 8 Interpretieren Sie das Ergebnis für p_0.

Zur Kontrolle sollen p3, p2, p1 und p0 nun mit Hilfe einer zweiten Methode ermittelt werden. Dazu werde von den arithmetischen Gleichungen für die Operanden a und b ausgegangen:

$$a = a_1 \cdot 2^1 + a_0 \cdot 2^0, \qquad b = b_1 \cdot 2^1 + b_0 \cdot 2^0$$

Frage 9 Bestimmen Sie $p = a \cdot b$ durch arithmetisches Ausmultiplizieren von

$$p = a \cdot b = (a_1 \cdot 2^1 + a_0 \cdot 2^0) \cdot (b_1 \cdot 2^1 + b_0 \cdot 2^0)$$

Frage 10 Bestimmen Sie nun p_3, p_2, p_1 und p_0 durch Koeffizientenvergleich und zeigen Sie, dass die Ergebnisse mit denen aus Frage 7 übereinstimmen.

Hinweise

- Bei der Addition zweier einstelliger Binärstellen x und y gilt laut Vorlesung

  $x \cdot 2^0 + y \cdot 2^0 = c \cdot 2^1 + s \cdot 2^0$ (arithmetische Gleichung)

  mit $c = x \cdot y$ und $s = \overline{x} \cdot y + x \cdot \overline{y}$ (logische Gleichungen).

- Berücksichtigen Sie vor dem Koeffizientenvergleich den Übertrag aus der Stelle mit dem Stellenwert 2^1 in die Stelle mit dem Stellenwert 2^2 sowie den Übertrag aus der Stelle mit dem Stellenwert 2^2 in die Stelle mit dem Stellenwert 2^3.

Aufgabe 5 NAND-Logik

Alle logische Funktionen können unter ausschließlicher Verwendung von Nicht-Und-Verknüpfungen (NAND) realisiert werden. Man sagt deshalb, dass das NAND eine Verknüpfungsbasis der Booleschen Algebra ist. In dieser Aufgabe werden Schaltungen betrachtet, die ausschließlich aus NAND-Gattern aufgebaut sind.

Frage 1

a) Geben Sie eine Wahrheitstafel für ein NAND-Gatter mit zwei Eingängen an (im Bild unten links).

b) Geben Sie eine Wahrheitstafel für ein OR-Gatter mit zwei invertierenden Eingängen an (im Bild unten rechts).

c) Welcher Satz bzw. welches Theorem der Booleschen Algebra beschreibt den Zusammenhang beider Gatter?



Frage 2 Realisieren Sie die folgenden logischen Grundfunktionen ausschließlich mit NAND-Gattern. Geben Sie dafür jeweils eine schaltalgebraische Gleichung und eine Schaltung an.

a) $X = \overline{A}$

b) $X = AB$

c) $X = A + B$

Frage 3 Geben Sie für die schaltalgebraische Funktion $X = AB + BC$ eine Schaltung an, die ausschließlich aus NAND-Gattern besteht.

Bild 1 zeigt eine Schaltung, die ausschließlich aus NAND-Gattern besteht.




Bild 1 Schaltung aus NAND-Gattern

Frage 4 Geben Sie die maximale Verzögerungszeit der Schaltung in **Bild 1** an, wenn ein NAND-Gatter eine Verzögerungszeit von 1τ aufweist.

Frage 5

a) Analysieren Sie den ersten Teil der Schaltung. Leiten Sie dazu einen schaltalgebraischen Ausdruck für X aus **Bild 1** ab und vereinfachen Sie diesen.

b) Welche logische Verknüpfung der Signale A und B realisiert dieser Schaltungsteil?

c) Geben Sie D als möglichst einfache schaltalgebraische Funktion in Abhängigkeit von A, B und C an.

Frage 6

Leiten Sie aus der Schaltung eine möglichst einfache schaltalgebraische Funktion für E in Abhängigkeit von A, B und C ab.

Frage 7

Welche Funktion realisiert die Schaltung in **Bild 1**? Weisen Sie den Ein- und Ausgängen die entsprechenden Bedeutungen zu.

Frage 8

Was ändert sich an der logischen Funktion der Schaltung in **Bild 1**, wenn alle NAND-Gatter durch NOR-Gatter ersetzt werden? Begründen Sie Ihre Antwort ausführlich.

Vorlesung Rechnerarchitektur
Matthias Meyer
Übungsaufgaben zum Selbststudium und für das Tutorium
Kapitel 2: Sequenzielle Netzwerke

Aufgabe 1 Sequenzielle Netzwerke

Betrachtet werde ein Automat, der ein bestimmtes Bitmuster in einem seriellen Datenstrom erkennt. Das Zustands-Übergangsdiagramm dieses Automaten ist in **Bild 1** dargestellt.




Bild 1 Zustands-Übergangsdiagramm eines Automaten zur Erkennung eines Bitmusters

Der Automat verarbeitet zu jeder steigenden Taktflanke das Eingangssignal X, das den aktuellen Wert im seriellen Datenstrom darstellt. Falls der Automat das gesuchte Bitmuster im seriellen Datenstrom erkennt, zeigt er dies am Ausgang Y einen Takt lang durch den Wert '1' an. In allen anderen Fällen erzeugt der Automat das Ausgangssignal Y = '0'.

Betrachtet werde die Eingangsbitfolge 0, 0, 1, 1, 0, 1, 1, 0, 1, 0, 1, 1; d.h. $X^0 = 0$, $X^1 = 0$, $X^2 = 1$, ... bzw. X = 0 in der 0. Taktperiode, X = 0 in der 1. Taktperiode, X = 1 in der 2. Taktperiode, ...

Frage 1

a) Welche Zustandsfolge durchläuft der Automat im Fall der gegebenen Eingangsbitfolge, wenn er sich zum Zeitpunkt t = 0 im Ausgangszustand q_0 befindet?

b) Welche Ausgangsfolge Y^0, Y^1, Y^2, ... erzeugt der Automat dabei?

c) Welches Bitmuster sucht der Automat im seriellen Datenstrom?

d) Hängt die Ausgangsfolge im Fall der betrachteten Eingangsfolge überhaupt vom Ausgangszustand des Automaten ab? Begründen Sie Ihre Antwort!

1a)

$q_0, q_0, q_1, q_1, q_2, q_3, q_3, q_2, q_3, q_2, q_3, q_1$ (schauen wo ich überall damit hingehe mit 0 komme ich zu q_0 usw)

b) 0, 0, 0, 0, 0, 1, 0, 0, 1, 0, 1, 0 (schauen was unter $\frac{q_0}{0}$ ist, da ist 0 usw also für q_0, q_0, q_1 usw)

c) 0 1 0

d) Nein

2a)

x	a_1^{n+1}	a_0^{n+1}	a_1^{n+1}	a_0^{n+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	0	0
0	1	1	1	0
1	0	0	0	1
1	0	1	0	1
1	1	0	1	1
1	1	1	0	1

Habe $q_0=00$, $q_1=01$, $q_2=10$, $q_3=11$ steht im Text, als erstes beginne ich von q_0 schaue im Automaten wo ich mit x=0 hinkomme also wo gehe ich hin mit 0 also zu q_0 und q_0 ist 00 wie man gesehen hat, nun für q_1 bis q_3 dann wieder bei q_0 anfangen.

b) DNF: $a_1^{n+1} = (\bar{x}\,\bar{a_1}\,a_0 + \bar{x}\,a_1\,a_0 + x\,a_1\,\bar{a_0})^1$

c) kNF: $a_1^{n+1} = \left((x\,a_1\,a_0) \cdot (x\,a_1\,\bar{a_0}) \cdot (\bar{x}\,\bar{a_1}\,a_0) \cdot (x\,\bar{a_1}\,\bar{a_0})\right)^1$

d)

	x	a_1^{n+1}	a_0^{n+1}	a_1^{n+1}	a_0^{n+1}	y
q_0	0	0	0	0	0	0
q_1	0	0	1	1	0	0
q_2	0	1	0	0	0	0
q_3	0	1	1	1	0	1
q_0	1	0	0	0	1	0
q_1	1	0	1	0	1	0
q_2	1	1	0	1	1	0
q_3	1	1	1	0	1	1

einfach schauen was bei q_0 Ausgangssignal ist also $\frac{q_0}{0}$

e) y ist nicht wie der Zustandsspeicher a_1, a_0 also Nein (Das es gilt muss a_0 und a_1 gleich sein also eins von denen)

Der Automat in **Bild 1** soll nun als sequenzielles Netzwerk realisiert werden. Die Zustände q_0 bis q_3 des Automaten sollen dabei mit Hilfe zweier Zustandsspeicher Q_1, Q_0 binär aufsteigend codiert werden, d.h. $q_0 = (Q_1 = 0, Q_0 = 0)$, $q_1 = (Q_1 = 0, Q_0 = 1)$, usw.

Frage 2

a) Geben Sie das Folgeschaltverhalten des sequenziellen Netzwerks zur Realisierung des Automaten in Form einer Tabelle an.

b) Geben Sie $Q_1^{n+1} = f(X, Q_1, Q_0)^n$ in der Disjunktiven Normalform (DNF) an.

c) Geben Sie $Q_0^{n+1} = f(X, Q_1, Q_0)^n$ in der Konjunktiven Normalform (KNF) an.

d) Erweitern Sie die Tabelle aus a) um das Ausgangssignal Y. Geben Sie Y als minimalen schaltalgebraischen Ausdruck direkt aus der Tabelle an.

e) Warum kann der Automat mit dieser Zustandscodierung nicht als Medwedew-Automat realisiert werden?

Frage 3

a) Ändern Sie die Zustandscodierung aus Frage 2 durch Hinzufügen von einem zusätzlichen Zustandsspeicher Q_2 derart, dass sich das Ausgangssignal Y direkt aus einem der Zustandsspeicher entnehmen lässt (Medwedew-Automat).

b) Geben Sie das Folgeschaltverhalten des sequenziellen Netzwerks mit dieser neuen Zustandscodierung in Form einer Tabelle an.

c) Geben Sie die Problemfunktionen für alle Speicherglieder an. Nutzen Sie dabei nicht verwendete Zustandscodierungen als Freiheitsgrade zur Minimierung.

d) Realisieren Sie das sequenzielle Netzwerk mit Hilfe von D-Flipflops. Geben Sie den Schaltplan an.

Die Suche nach einem Bitmuster in einem seriellen Datenstrom lässt sich auch mit Hilfe eines Schieberegisters realisieren (**Bild 2**).




Bild 2 Schieberegister zur seriellen Bitmustererkennung

Frage 4

a) Zeichnen Sie den Moore-Graphen für den Automaten in **Bild 2**. Der Automat soll dasselbe Bitmuster erkennen wie der Automat in **Bild 1**. Bezeichnen Sie die acht Zustände mit der entsprechenden Zustandscodierung $Q_0Q_1Q_2$, d.h. mit 000, 001, 010, 011, 100, 101, 110, 111.

b) Fassen Sie sukzessive äquivalente Zustände zusammen, bis Sie das Zustands-Übergangsdiagramm in **Bild 1** erhalten. Hinweis: Zustände eines Moore-Automaten sind äquivalent, wenn Sie dasselbe Ausgangszeichen erzeugen und für jedes Eingangszeichen in den jeweils selben Folgezustand übergehen.

3 a)

$q_0 = \{ Q_2 = 0 \ , Q_1 = 0 \ , Q_0 = 0 \}$

$q_1 = \{ Q_2 = 0 \ , Q_1 = 0 \ , Q_0 = 1 \}$


$q_2 = \{ Q_2 = 0 \ , Q_1 = 1 \ , Q_0 = 0 \}$

$q_3 = \{ Q_2 = 1 \ , Q_1 = 1 \ , Q_0 = 1 \}$

b)

X	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Q_2^{n+2}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0			
0	0	0	1			
0	0	1	0			
0	0	1	1			
0	1	0	0			
0	1	0	1			
0	1	1	0			
0	1	1	1			
1	0	0	0			
1	0	0	1			
1	0	1	0			
1	0	1	1			
1	1	0	0			
1	1	0	1			
1	1	1	0			
1	1	1	1			

c)



4a)

b)

Aufgabe 2 Analyse eines sequenziellen Netzwerks

Gegeben ist der Schaltplan eines sequenziellen Netzwerks (**Bild 1**). Die Schaltung besteht aus zwei D-Flipflops, zwei ODER-Gattern und sechs UND-Gattern, teilweise mit invertierenden Eingängen. Das Netzwerk verfügt über einen Eingang X sowie drei Ausgänge Y_0, Y_1 und Y_2 und wird synchron mit dem Takt CLK betrieben. Der Eingang X darf als synchron zum Takt CLK angenommen werden.




Bild 1 Sequenzielles Netzwerk

Frage 1 Handelt es sich bei der Schaltung in **Bild 1** um die schaltungstechnische Realisierung eines Mealy-Automaten, eines Moore-Automaten oder um die eines Medwedew-Automaten?

Frage 2 Stellen Sie Y_2, Y_1 und Y_0 in Abhängigkeit von Q_1 und Q_0 in Form einer Wahrheitstabelle dar.

Frage 3 Entnehmen Sie dem Schaltplan weiterhin die schaltalgebraischen Gleichungen für D_1 und D_0 in Abhängigkeit von X, Q_1 und Q_0.

Frage 4 Geben Sie die charakteristische Schaltfunktion eines D-Flipflops an.

Frage 5 Zu einem betrachteten Zeitpunkt sei $Q_1 = 0$, $Q_0 = 1$ und $X = 1$. Welchen Wert nehmen Q_1 und Q_0 nach der nächsten aktiven Taktflanke des Taktes CLK an?

1) Moore-Automat: Weil y_0 ... nur von a_0 und a_1 hängt

Mealy: Wenn der Eingang x direkt zu Ausgang y geht

Medwedew: Wenn Ausgang y mit Flip Flop direkt verbunden ist

2)

a_1	a_2	Y_2	Y_1	Y_0	
0	0	0	0	1	$\bar{a}_1 \cdot \bar{a}_0 = 00$, das $Y_0 = 1$ ist
0	1	0	1	0	$\bar{a}_1 \cdot a_0 = 01$, $\bar{a}_1 = 0$, $a_1 = 1$
1	0	1	0	0	$a_1 \cdot \bar{a}_0 = 10$, $a_1 = 1$, $a_0 = 0$
1	1	0	0	0	

3) $D_0 = \bar{x} a_1 + x \bar{a}_1 \bar{a}_0$

$D_1 = (a_0 + a_1) x$

} Schauen was Do alles hat 0 bedeutet - im Zeichnung also Bild 1

4) charakterische Schaltfunktion von D-Flipflop ist $a^{n+1} = D^n$

5) $a_1 =$ $a_0 =$

Frage 6 Stellen Sie nun das vollständige Folgeschaltverhalten des sequenziellen Netzwerks in Form einer Wahrheitstabelle dar, d.h. den Zusammenhang zwischen dem Eingangssignal X, den Istzuständen der Flipflops Q_1^n und Q_0^n sowie den Folgezuständen der Flipflops Q_1^{n+1} und Q_0^{n+1}. Verwenden Sie dazu die Ergebnisse von Frage 3 und Frage 4.

Frage 7 Zeichnen Sie ein geeignetes Zustand-Übergangsdiagramm, aus dem das Folgeschaltverhalten des sequenziellen Netzwerks sowie der jeweilige Wert der Ausgangssignale Y_2, Y_1 und Y_0 hervorgehen.

Frage 8 Beim Start des Systems seien beide Flipflops zurückgesetzt, d.h. es gelte $Q_0^0 = Q_1^0 = 0$. Welche Zustände kann der Automat im Betrieb tatsächlich einnehmen?

Frage 9 Realisieren Sie den Automaten nun mit Hilfe von JK-Flipflops statt mit D-Flipflops. Geben Sie dazu J_1, K_1, J_0 und K_0 in Abhängigkeit von X, Q_1 und Q_0 an. Ein Schaltplan ist nicht verlangt.

Aufgabe 3 Sequenzielles Netzwerk

Betrachtet werde ein sequenzielles Netzwerk SN mit einem Eingang X und mit einem Ausgang Y (**Bild 1**).




Bild 1 Sequenzielles Netzwerk SN

Das Signal-Zeitdiagramm in **Bild 2** zeigt, wie sich das sequenzielle Netzwerk bei gegebenem zeitlichen Verlauf des Eingangssignals X am Ausgang Y verhält.




Bild 2 Signal-Zeitdiagramm (Zeit gemessen in Anzahl Taktperioden)

Frage 1

a) Warum zählt man den Takt CLK üblicherweise nicht zu den Eingängen eines sequenziellen Netzwerks?

b) Woran erkennt man am Signal-Zeitdiagramm in **Bild 2**, dass es sich bei der Schaltung SN in **Bild 1** keinesfalls um ein kombinatorisches Netzwerk handeln kann?

c) Um die schaltungstechnische Realisierung welches Automatenmodells könnte es sich beim sequenziellen Netzwerk SN handeln? Geben Sie alle Modelle an, die in Frage kommen, und begründen Sie Ihre Antwort.

d) Ist das Verhalten des sequenziellen Netzwerks SN durch das Signal-Zeitdiagramm eindeutig definiert? Begründen Sie Ihre Antwort.

Frage 2

a) Zeichnen Sie ein Zustands-Übergangsdiagramm eines möglichst einfachen Automaten mit vier Zuständen, der sich wie in **Bild 2** gezeigt verhält.

b) Der Zustandsspeicher des Automaten soll mit Hilfe zweier D-Flipflops Q_1 und Q_0 realisiert werden. Codieren Sie die vier Zustände binär aufsteigend (d.h. 00, 01, 10, 11) in der Reihenfolge, wie sie im in **Bild 2** gezeigten Szenario auftreten.

c) Geben Sie eine Tabelle an, die das Folgeschaltverhalten der beiden Flipflops beschreibt.

d) Geben Sie die Eingangsfunktionen D_1 und D_0 der beiden Flipflops in möglichst einfacher Form an.

e) Geben Sie die Ausgangsfunktion des Automaten in möglichst einfacher Form an.

f) Beschreiben Sie stichwortartig, wie man einen Automaten mit einem Zustands-Übergangsdiagramm wie in Frage 2a) als Medwedew-Automaten realisieren könnte.

Aufgabe 4 Sequenzielles Netzwerk

Bild 1 zeigt ein sequenzielles Netzwerk mit einem Eingang E und zwei Ausgängen A und B. Die sechs D-Flipflops q_0 bis q_5 schalten synchron mit der steigenden Flanke des Taktes CLK. Beim Start der Schaltung wird durch die im Bild nicht gezeichneten asynchronen Setz- und Rücksetzeingänge der Flipflops sichergestellt, dass vor der ersten steigenden Flanke q_0 gesetzt und alle anderen Flipflops rückgesetzt sind, d. h. zum Zeitpunkt 0 gilt $q_0 = 1$ und $q_1 = q_2 = q_3 = q_4 = q_5 = 0$.




Bild 1 Sequenzielles Netzwerk

Frage 1 Wie viele verschiedene Zustände kann eine Schaltung mit sechs Flipflops ganz allgemein maximal annehmen?

Nun soll untersucht werden, wie viele verschiedene Zustände die Schaltung tatsächlich annehmen kann, wenn zum Zeitpunkt 0 die Startbedingung $q_0 = 1$ und $q_1 = q_2 = q_3 = q_4 = q_5 = 0$ gilt.

Frage 2

a) Geben Sie den Zustand aller Flipflops für die ersten acht Takte in Form einer Tabelle an für den Fall, dass stets E = 1 gilt.

b) Geben Sie den Zustand aller Flipflops für die ersten acht Takte in Form einer Tabelle an für den Fall, dass stets E = 0 gilt.

c) Wie viele verschiedene Zustände kann die Schaltung im vorliegenden Fall annehmen, wenn der Eingang E zu jedem Taktzeitpunkt einen beliebigen Wert annehmen kann?

d) Zeichnen Sie ein geeignetes Zustands-Übergangsdiagramm für das sequenzielle Netzwerk. Das Diagramm soll auch das Verhalten der Ausgänge A und B in geeigneter Weise beschreiben.

Jetzt soll das sequenzielle Netzwerk hinsichtlich der Zahl benötigter Flipflops optimiert werden. Die resultierende Schaltung soll der schaltungstechnischen Realisierung eines Moore-Automaten entsprechen. Es sollen wieder D-Flipflops verwendet werden.

Frage 3

a) Wie viele Flipflops N sind erforderlich? Begründen Sie Ihre Antwort.

b) Bezeichnen Sie die Flipflops mit Q_0, Q_1, ... Q_{N-1} und geben Sie eine naheliegende Codierung der Zustände in Form einer Tabelle an.

c) Geben Sie den Wert der Ausgangssignale A und B in Abhängigkeit vom Zustand Q_i ($i = 0 \ldots N-1$) aller Flipflops in Form einer Wahrheitstabelle an.

d) Geben Sie A und B jeweils in Form der disjunktiven Normalform an.

e) Geben Sie das Folgeschaltverhalten Q_i^{n+1} für alle Flipflops jeweils in Abhängigkeit vom Wert des Eingangssignals E^n und vom Istzustand Q_i^n aller Flipflops in Form einer Wahrheitstabelle an ($i = 0 \ldots N-1$).

f) Geben Sie die Eingangsfunktionen D_i für alle Flipflops in Form möglichst einfacher schaltalgebraischer Ausdrücke an ($i = 0 \ldots N-1$).

Aufgabe 5 Sequenzielles Netzwerk

Gegeben sei die Zustandsübergangstabelle eines Automaten mit einem Eingang *X* und einem Ausgang *Y* (**Bild 1**). Dieser Automat soll in dieser Aufgabe als sequenzielles Netzwerk realisiert werden.

Istzustand	Folgezustand		Ausgang Y
	für X = 0	für X = 1	
a	c	b	0
b	c	c	1
c	e	d	0
d	e	e	1
e	e	f	0
f	f	f	1

Bild 1 Zustandsübergangstabelle

Frage 1 Handelt es sich um einen Mealy-Automaten oder um einen Moore-Automaten? Begründen Sie Ihre Antwort.

Frage 2 Zeichnen Sie ein Zustandsübergangsdiagramm für den Automaten.

Um den kombinatorischen Aufwand zur Realisierung des sequenziellen Netzwerks zu reduzieren, sollen die Zustände nach dem sogenannten "two hot"-Verfahren codiert werden. Dabei nehmen in jedem Zustand genau zwei Flipflops den Wert "1" an. **Bild 2** zeigt die "two hot"-Codierung für den vorliegenden Fall, die nun verwendet werden soll.


Zustand	Q_3	Q_2	Q_1	Q_0
a	0	0	1	1
b	0	1	0	1
c	1	0	0	1
d	0	1	1	0
e	1	0	1	0
f	1	1	0	0

Bild 2 Zustands-Codierung

Frage 3 Geben Sie *Y* in Form eines minimalen schaltalgebraischen Ausdrucks an.

Frage 4 Geben Sie eine erweiterte Zustandsübergangstabelle für den Automaten an. Beschriften Sie die Spalten mit X^n, Q_3^n, Q_2^n, Q_1^n, Q_0^n, Q_3^{n+1}, Q_2^{n+1}, Q_1^{n+1} und Q_0^{n+1}. Nehmen Sie der Einfachheit halber nur die Kombinationen in die Tabelle auf, bei denen die Folgezustände der Flipflops nicht "don't care" sind.

Frage 5 Ermitteln Sie aus der Tabelle die Problemfunktionen $Q_i^{n+1} = f_i(X^n, Q_3^n, Q_2^n, Q_1^n, Q_0^n)$ für $i = 0, 1, 2, 3$ in minimaler Form (d.h. *nicht* in der standardisierten Form). Verwenden Sie dafür Karnaugh-Diagramme und nutzen Sie die zahlreichen "don't care"-Fälle so gut wie möglich. Beschriften Sie Ihre Diagramme wie folgt:



Frage 6 Warum enthält jeder UND-Term der Problemfunktionen maximal zwei Q_i?

Aufgabe 6 Pulsweitenmodulation

Bild 1 zeigt ein synchrones sequenzielles Netzwerk mit drei Eingangssignalen X_2, X_1 und X_0 und einem Ausgangssignal Y. Es besteht aus einem synchronen 2-Bit-Binärzähler und einem kombinatorischen Netzwerk, das aus dem Zählerstand Q_1, Q_0 und den Eingangssignalen X_2, X_1 und X_0 den Wert des Ausgangssignals Y ermittelt. Das höherwertige Bit des Binärzählers sei Q_1, das niederwertige Bit sei Q_0.




Bild 1 Sequenzielles Netzwerk

Frage 1 Entspricht die grau hinterlegte Anordnung in **Bild 1** einem Mealy-, einem Moore- oder einem Medwedew-Automaten? Begründen Sie Ihre Antwort.

Frage 2

a) Geben Sie eine Schaltung für den synchronen 2-Bit-Binärzähler an, die ausschließlich aus zwei Halbaddierern und zwei D-Flipflops besteht.

b) Geben Sie eine alternative Schaltung für den synchronen 2-Bit-Binärzähler an, die ausschließlich aus zwei D-Flipflops (mit nicht-invertierendem und invertierendem Ausgang Q und $\overline{Q}$) und einem Exklusiv-Oder-Gatter besteht.

c) Zeigen Sie, dass die Schaltungen in a) und b) funktionsäquivalent sind, indem Sie Schaltung b) aus Schaltung a) ableiten.

d) Geben Sie eine weitere alternative Schaltung für den synchronen 2-Bit-Binärzähler an, die ausschließlich aus Toggle-Flipflops besteht.

Die Schaltung in **Bild 1** soll an ihrem Ausgang Y nun ein pulsweitenmoduliertes Signal erzeugen, dessen Tastverhältnis über die Eingänge X_2, X_1 und X_0 gemäß **Bild 2** eingestellt werden kann. Für $X_2 = 1$ soll das Tastverhältnis unabhängig von X_1 und X_0 stets 100% sein.

X_2	X_1	X_0	Tastverhältnis
0	0	0	0%
0	0	1	25%
0	1	0	50%
0	1	1	75%
1	X	X	100%

Bild 2 Tastverhältnis in Abhängigkeit von X_2, X_1 und X_0

Bild 3 zeigt den zeitlichen Verlauf des pulsweitenmodulierten Ausgangssignals Y für jedes der fünf möglichen Tastverhältnisse in Abhängigkeit vom Zählerstand Q_1, Q_0. Die Eingangssignale X_2, X_1 und X_0 (und damit das Tastverhältnis) werden in **Bild 3** jeweils als konstant angenommen, d. h. für den im Bild gezeigten Verlauf von $Y_{0\%}$ gilt konstant $X_2 = 0$, $X_1 = 0$ und $X_0 = 0$; für $Y_{25\%}$ entsprechend $X_2 = 0$, $X_1 = 0$ und $X_0 = 1$ usw.





Bild 3 Zeitlicher Verlauf des Ausgangssignals Y für die 5 möglichen Tastverhältnisse

Frage 3

a) Geben Sie die schaltalgebraische Funktion $Y = f(X_2, X_1, X_0, Q_1, Q_0)$ des kombinatorischen Netzwerks in **Bild 1** in Form einer Wahrheitstabelle an.

b) Geben Sie die schaltalgebraische Funktion $Y = f(X_2, X_1, X_0, Q_1, Q_0)$ nun in minimaler Form an. Verwenden Sie dazu ein Karnaugh-Diagramm, das wie folgt beschriftet ist:



c) Geben Sie eine alternative, nicht notwendigerweise minimale Schaltung zur Realisierung der schaltalgebraische Funktion $Y = f(X_2, X_1, X_0, Q_1, Q_0)$ an, die neben Gattern einen Multiplexer mit fünf Dateneingängen verwendet, an dessen Steuereingänge die Signale X_2, X_1 und X_0 angeschlossen werden.

Frage 4

a) Stellen Sie die in **Bild 1** grau hinterlegte Schaltung aus Binärzähler und kombinatorischem Netzwerk (Eingänge X_2, X_1, X_0, Ausgang Y) in Form eines Mealy-Graphen dar. Beachten Sie dabei, dass sich die Eingangssignale jederzeit ändern können. (*Hinweise: Der Graph weist vier Knoten auf. Die Beschriftung der Kanten erweist sich als etwas umfangreicher als üblich.*)


b) Worin unterscheidet sich der vorliegende Mealy-Automat von einem allgemeinen Mealy-Automaten?

Abschließend soll das sequenzielle Netzwerk als Moore-Automat realisiert und darüber hinaus so modifiziert werden, dass die Eingangssignale immer nur zu Beginn eines Zyklus ausgewertet werden. In **Bild 3** entspricht dies jeweils dem Zeitpunkt der positiven Taktflanke, zu der der Zähler vom Zustand $(Q_1, Q_0) = (1, 1)$ in den Zustand $(Q_1, Q_0) = (0, 0)$ übergeht.

Frage 5 Geben Sie einen Moore-Graph für diesen Moore-Automaten an.

Aufgabe 7 Automat zur Leitungscodierung

Betrachtet werde ein Automat *A* mit einem Eingangssignal *X* und einem Ausgangssignal *Y*, der mit einem synchronen Takt *CLK* getaktet wird (**Bild 1**).



ild 1 Schnittstelle des Automaten *A*

Bild 2 zeigt das Zustands-Übergangsdiagramm des Automaten *A*. Unbeschriftete Übergänge erfolgen unabhängig vom Eingangssignal *X*.




Bild 2 Zustands-Übergangsdiagramm des Automaten A


Frage 1 Beschreibt das Zustands-Übergangsdiagramm in **Bild 2** einen Mealy-Automaten oder einen Moore-Automaten? Begründen Sie Ihre Antwort.

Frage 2

a) Welche Ausgangssequenz erzeugt der Automat, wenn für das Eingangssignal konstant X = 0 gilt? Welche Rolle spielt dabei der Anfangszustand?

b) Welche Ausgangssequenz erzeugt der Automat, wenn für das Eingangssignal konstant X = 1 gilt? Welche Rolle spielt dabei der Anfangszustand?

c) Zeichnen Sie in einem Signal-Zeitdiagramm den zeitlichen Verlauf der Signale *CLK*, *X* und *Y*, wenn das Eingangssignal *X* den nachstehend gezeigten Verlauf aufweist. Wählen Sie einen beliebigen Anfangszustand.



1) • moore weil unten eine Zahl ist also $\frac{s0a}{0}$ da ist 0 deswegen moore oder medvedew

• mealy würde ohne $\frac{s0a}{0}$ sein sondern mit pfeil also $s0a \xrightarrow{0/1} s0b$

sobald es so aussieht dann ist es mealy.

2a) X=0: Es erzeugt 0,1,0,1,0,1 ...

b) X=1: Es erzeugt 0,1,1,0,0,1,1 ...

} schaue einfach wo ich mit 1 und 0 überall hingehe im Automaten und das untere schreiben also $\overline{0}$ dann 0 schreiben.

c)

3a) habe 4 Zustände also mit $2^2=4$ also 2 Speicherelemente

b) Nein

c) s0a:

s0b:

s1b:

s1a:

Der Automat soll nun als sequenzielles Netzwerk realisiert werden.

Frage 3

a) Wie viele Speicherelemente benötigt man zur Realisierung des Zustandsvektors mindestens?

b) Sind weitere Speicherelemente erforderlich, wenn der Automat als Medwedew-Automat realisiert werden soll? Begründen Sie Ihre Antwort.

c) Geben Sie eine Codierung der Zustände mit der kleinstmöglichen Anzahl an Speicherelementen für die Realisierung als Medwedew-Automat an.

Frage 4

a) Geben Sie eine Tabelle an, die das Folgschaltverhalten des als sequenzielles Netzwerk realisierten Medwedew-Automaten vollständig beschreibt. Beschriften Sie die Spalten mit Q_0^n, Q_1^n, ... , X^n, Q_0^{n+1}, Q_1^{n+1}, ...

b) Geben Sie die Problemfunktionen für die Speicherglieder mit Hilfe von Karnaugh-Diagrammen in minimaler Form an.

Frage 5 Zeichnen Sie einen vollständigen Schaltplan des sequenziellen Netzwerks.

Abschließend werde nochmals das Beispielszenario aus Frage 2c) betrachtet.

Frage 6

a) Durch Anwendung welcher einfachen Regeln kann ein Empfänger aus dem Signalverlauf von Y im Wesentlichen auf den Signalverlauf von X rückschließen?

b) Wie wirkt sich dabei der dem Empfänger unbekannte Anfangszustand des Automaten aus? Begründen Sie Ihre Antwort.

Vorlesung Rechnerarchitektur
Matthias Meyer
Übungsaufgaben zum Selbststudium und für das Tutorium
Kapitel 3: Rechenwerke

Aufgabe 1 Zahlendarstellung

Betrachtet werde die Codierung ganzer vorzeichenbehafteter Zahlen mit 8 Bit. Negative Zahlen werden im Zweierkomplement dargestellt.

Frage 1

a) Welche Vorteile hat die Darstellung negativer Zahlen im Zweierkomplement gegenüber der Vorzeichen-Betrags-Darstellung?

b) Geben Sie den Code für die Zahl –23 an.

c) Geben Sie ein Beispiel für eine Addition an, bei der ein Überlauf auftritt.

d) Geben Sie ein Beispiel für eine Subtraktion an, bei der ein Überlauf auftritt.

e) Wie kann man das Überlaufsignal auf einfache Weise schaltungstechnisch erzeugen?

Im Rest dieser Aufgabe werde die Codierung ganzer Zahlen eines asymmetrischen Wertebereichs von –64 bis +191 (jeweils einschließlich) betrachtet. Die Zahlen sollen wieder mit 8 Bit codiert werden, negative Zahlen sollen wieder im Zweierkomplement dargestellt werden.

Frage 2

a) Woraus und wie kann man das Vorzeichen einer Zahl ableiten?

b) Sind für diese Zahlendarstellung spezielle Addier- und Subtrahierwerke erforderlich? Begründen Sie Ihre Antwort.

Frage 3

a) Geben Sie ein Beispiel für eine Addition zweier positiver Zahlen an, bei der ein Überlauf auftritt.

b) Geben Sie ein Beispiel für eine Addition zweier negativer Zahlen an, bei der ein Überlauf auftritt.

Nun soll ein Verfahren entwickelt werden, das Überläufe bei Additionen erkennt. Dieses Verfahren soll von den beiden Summanden und vom Ergebnis jeweils die beiden (betragsmäßig) höchstwertigen Stellen ("Vorzeichenbits") auswerten.

Frage 4

a) Erstellen Sie eine Tabelle, die für alle Kombinationen der "Vorzeichenbits" der beiden Summanden eine Zeile enthält (Hinweis: 16 Zeilen).

b) Beschriften Sie die Spalten mit allen Möglichkeiten der "Vorzeichenbits" des Ergebnisses (Hinweis: 4 Spalten).

c) Streichen Sie alle Felder in der Tabelle, wenn die entsprechende Kombination bei einer Addition nicht auftreten kann.

d) Tragen Sie in die verbleibenden Felder ein, ob bei der entsprechenden Kombination ein Überlauf vorliegt oder nicht.

Aufgabe 2 Automatenentwurf zur Steuerung eines Dividierwerks

Bild 1 zeigt als Beispiel einer vorzeichenlosen 4-Bit Division nach dem Restoring-Verfahren die Division "13 geteilt durch 5".




Bild 1 Division nach dem Restoring-Verfahren, Beispiel

Frage 1 Führen Sie analog zu **Bild 1** die Division "15 geteilt durch 4" durch.

Bild 2 zeigt das aus der Vorlesung bekannte Dividierwerk, das nach dem Restoring-Verfahren arbeitet (hier für 4 Bit breite Operanden).




Bild 2 Dividierwerk für 4 Bit breite Operanden (Restoring-Verfahren)

Frage 2

a) Wie müssen die Register vor Beginn einer Division vorbelegt werden?

b) In welchem Register steht am Ende einer Division der Quotient, in welchem der Rest der Division?

Gehen Sie davon aus, dass das Dividierwerk von einem noch zu betrachtenden Steuerwerk gesteuert wird. Dieses Steuerwerk wertet das Signal c_{out} aus und ermittelt daraus den Wert von mode in der darauffolgenden Taktperiode. Dieses Signal entscheidet, ob der nächste Subtraktionsschritt ausgeführt wird (mode = 1) oder ob zunächst ein Restore-Schritt erforderlich ist (mode = 0). Im ersten Takt (Takt 0) setze das Steuerwerk das Signal mode auf 1.

Die Funktionsweise des Dividierwerks im Zusammenspiel mit dem Steuerwerk soll zunächst anhand des in **Bild 1** gegebenen Beispiels "13 geteilt durch 5" ergründet werden.

Frage 3 Geben Sie den Wert der Steuerleitung mode und den Inhalt der Register MD, AC, MQ in den Taktperioden 0, 1, 2, 3, 4, 5, 6 und 7 in Form einer Tabelle an.

Hinweis: Die ersten Zeilen dieser Tabelle sind nachfolgend gegeben.

Taktperide	mode	MD	AC	MQ
–1	?	????	????	????
0	1	0101	0000	1101
1	0	0101	1100	1010
2	...	...	...	...

Nun soll das Steuerwerk für das betrachtete Dividierwerk in Form eines Moore-Automaten entworfen werden (**Bild 3**).




Bild 3 Steuerwerk und Dividierwerk

Neben dem Eingang c_{out} und dem Ausgang mode weise das Steuerwerk einen Eingang start und einen Ausgang done auf. Für diese Signale gelte:

1. Eine Division wird gestartet, wenn das Signal start während einer positiven Flanke des Taktes clk den Wert 1 annimmt. Zum gleichen Zeitpunkt (d.h. zur gleichen positiven Taktflanke, entspricht Übergang von Taktperiode –1 zu Taktperiode 0 in der oben erstellten Tabelle) werden die Register MD, AC und MQ von außen initialisiert. (Hinweis: die Schaltung zum Initialisieren der Register ist in **Bild 2** nicht gezeichnet.)
2. Das Signal done soll für die Dauer genau einer Taktperiode den Wert 1 annehmen, wenn in der betreffenden Taktperiode sowohl der Quotient als auch der Rest in den entsprechenden Registern gültig sind.

Frage 4 Entwickeln Sie den Moore-Graphen für das Steuerwerk.

Abschließend werde ein Dividierwerk betrachtet, das nach dem Non-Restoring-Verfahren arbeitet.

Frage 5 Entwickeln Sie den Moore-Graphen für ein entsprechendes Steuerwerk.

Aufgabe 3 Zahlendarstellung

In dieser Aufgabe sollen vorzeichenlose, gebrochene Binärzahlen in Festkommadarstellung betrachtet werden. Eine gebrochene Zahl X mit den Koeffizienten $a_i \in \{0, 1\}$, n Vorkomma- und m Nachkommastellen sei wie folgt binär (n, m)-codiert:

$$X = a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + ... + a_1 \cdot 2^1 + a_0 \cdot 2^0 + a_{-1} \cdot 2^{-1} + a_{-2} \cdot 2^{-2} + ... + a_{-m} \cdot 2^{-m}$$

Zunächst werde der einfache Fall von (2, 2)-codierten Festkommazahlen betrachtet, d.h. Festkommazahlen mit n = 2 Vorkommastellen und m = 2 Nachkommastellen.

Frage 1

a) Geben Sie den mit dieser Codierung darstellbaren Zahlenbereich an.

b) Stellen Sie die gebrochene Zahl 1,75 als binäre (2, 2)-codierte Festkommazahl dar.

Frage 2 Kann zur Addition ein 4-Bit breiter Binäraddierer für ganze Zahlen verwendet werden? Begründen Sie Ihre Antwort.

Nun werde die binäre Multiplikation zweier (2, 2)-codierten Festkommazahlen $X_1 = 00.11$ und $X_2 = 11.01$ betrachtet.

Frage 3

a) Führen Sie die binäre Multiplikation von Hand durch.

b) Wie viele Vorkommastellen n und wie viele Nachkommastellen m besitzt das Ergebnis? Geben Sie den Stellenwert jeder Stelle an.

c) Welche Stellen müssen aus dem Ergebnis "herausgeschnitten" werden, um ein (2, 2)-codiertes Ergebnis zu erhalten?

d) Wann ist das Ergebnis nicht mehr in (2, 2)-Codierung darstellbar, d.h. wann erhält man einen Überlauf?

e) In welchen Fällen ist das Ergebnis in (2, 2)-Codierung nur noch näherungsweise darstellbar, d.h. wann muss gerundet werden?

Nun soll die Rundung von (n, k)-codierten Festkommazahlen auf (n, m)-codierte Festkommazahlen mit $0 < m < k$ näher betrachtet werden. Eine (n, k)-codierte Festkommazahl soll dabei jeweils auf die (n, m)-codierte Festkommazahl auf- oder abgerundet werden, deren Wert ihr am nächsten liegt. Falls ein zu rundender Wert genau in der Mitte zwischen zwei möglichen gerundeten Werten liegt, soll aufgerundet werden.

Frage 4

a) Geben Sie ein Beispiel für eine (2, 4)-codierte Festkommazahl an, die auf eine (2, 2)-codierte Festkommazahl abgerundet werden muss.

b) Geben Sie ein Beispiel für eine (2, 4)-codierte Festkommazahl an, die auf eine (2, 2)-codierte Festkommazahl aufgerundet werden muss.

c) Geben Sie ein Beispiel für eine (2, 4)-codierte Festkommazahl an, die genau zwischen zwei (2, 2)-codierten Festkommazahlen liegt und die deshalb aufgerundet werden muss.

d) Wie kann man das Abrunden realisieren?

e) Wie kann man das Aufrunden realisieren?

Das unbedingte Aufrunden von Zahlen, die genau zwischen zwei gerundeten Werten liegen, führt dazu, dass insbesondere bei mehrschrittigen Festkomma-Rechenoperationen statistisch gesehen häufiger auf- als abgerundet wird. Um dies zu vermeiden, wird ein Rundungsverfahren mit dem Namen "round-to-nearest-even" verwendet. Dabei wird zusätzlich die Stelle a_{-m} der zu rundenden Zahl betrachtet: Enthält diese den Wert ’1’, so wird aufgerundet, enthält sie den Wert ’0’, so wird abgerundet.

Frage 5

a) Runden Sie unter Verwendung von "round-to-nearest-even" die (2, 4)-codierte Festkommazahl 00.0110 auf eine (2, 2)-codierte Festkommazahl.

b) Runden Sie ebenfalls unter Verwendung von "round-to-nearest-even" die (2, 4)-codierte Festkommazahl 01.1010 auf eine (2, 2)-codierte Festkommazahl.

Frage 6

a) Geben Sie eine kombinatorische Schaltung aus Halbaddierern und wenigen Gattern an, die "round-to-nearest-even"-Rundungen von (2, 4)-codierten Festkommazahlen auf (2, 2)-codierte Festkommazahlen ausführt.

b) Ist für die Schaltung aus a) eine Überlauferkennung erforderlich? Begründen Sie Ihre Antwort!

Aufgabe 4 Komparator

Betrachtet werde ein rein kombinatorischer Komparator HCMP, der zwei zweistellige Binärzahlen x und y miteinander vergleicht (**Bild 1**).




Bild 1 Komparator HCMP für zweistellige Binärzahlen

Die zu vergleichenden Operanden x und y werden mit Hilfe der binären Größen x_1 und x_0 sowie y_1 und y_0 wie folgt binär codiert:

$x = x_1 \cdot 2^1 + x_0 \cdot 2^0, \qquad x_1, x_0 \in \{0, 1\}$

$y = y_1 \cdot 2^1 + y_0 \cdot 2^0, \qquad y_1, y_0 \in \{0, 1\}$

Für den Ausgang c_2 gelte

$c_2 = 1$ für $x < y$

$c_2 = 0$ für $x \geq y$

Frage 1

a) Stellen Sie c_2 in Abhängigkeit von x_1, x_0, y_1 und y_0 in Form einer Wahrheitstabelle dar.

Hinweis: Die Spalte für c_2 enthält 6 Einsen und 10 Nullen.

b) Geben Sie $c_2 = c_2(x_1, x_0, y_1, y_0)$ in der Disjunktiven Normalform (DNF) an.

c) Stellen Sie $c_2 = c_2(x_1, x_0, y_1, y_0)$ in Form eines Karnaugh-Diagramms dar, das wie im nachstehenden **Bild 2** beschriftet ist.




Bild 2 Karnaugh-Diagramm

d) Geben Sie $c_2 = c_2(x_1, x_0, y_1, y_0)$ mit Hilfe des Karnaugh-Diagramms als möglichst einfache schaltalgebraische Gleichung an.

Frage 2

a) Geben Sie eine alternative Schaltung für den Komparator an, die ausschließlich aus zwei Vollsubtrahierern besteht. Aus der Skizze soll hervorgehen, wie die Vollsubtrahierer miteinander verdrahtet sind und wie sie mit den Eingängen x_1, x_0, y_1, y_0 sowie dem Ausgang c_2 verbunden sind.

b) Leiten Sie mit Hilfe der aus der Vorlesung bekannten logischen Gleichungen des Vollsubtrahierers direkt aus der Schaltung eine logische Gleichung für $c_2 = c_2(x_1, x_0, y_1, y_0)$ ab.

c) Zeigen Sie, dass die Ergebnisse aus Frage 1d) und Frage 2b) übereinstimmen.

Der Komparator HCMP nach **Bild 1** soll nun zu einem kaskadierbaren Komparator VCMP erweitert werden, so dass durch das Hintereinanderschalten von N Komparatoren vom Typ VCMP ein Komparator für 2N-stellige Binärzahlen realisiert werden kann. Dafür muss HCMP um einen Übertragseingang c_0 erweitert werden (**Bild 3**).




Bild 3 Kaskadierbarer Komparator VCMP für zweistellige Binärzahlen

Frage 3

a) Für den Fall $c_0 = 0$ gilt nach wie vor die Wahrheitstafel nach Frage 1a). Geben Sie nun ergänzend eine Wahrheitstafel an, die für den Fall $c_0 = 1$ gilt.

b) Erweitern Sie das Karnaugh-Diagramm nach Frage 1c) auf ein Diagramm für 5 Variablen, indem Sie das Teildiagramm für $c_0 = 1$ rechts vom ursprünglichen Diagramm anfügen.

Zeichnen Sie dazu das erweiterte Karnaugh-Diagramm neu.

c) Fassen Sie optimal zusammen und geben Sie $c_2 = c_2(x_1, x_0, y_1, y_0, c_0)$ mit Hilfe des erweiterten Karnaugh-Diagramms als möglichst einfache schaltalgebraische Gleichung an.

d) Leiten Sie wie in Frage 2 mit Hilfe einer entsprechenden Schaltung aus Vollsubtrahierern und der logischen Gleichungen des Vollsubtrahierers die logische Gleichung für $c_2 = c_2(x_1, x_0, y_1, y_0, c_0)$ auf alternative Weise ab und zeigen Sie, dass das Ergebnis mit dem aus Frage 3c) übereinstimmt.

Abschließend soll ein Komparator für zwei 3-stellige, **vorzeichenbehaftete** Zahlen entwickelt werden. Die zu vergleichenden Operanden x und y werden mit Hilfe der binären Größen x_i und y_j mit $i, j \in \{0, 1, 2\}$ wie folgt codiert:

$x = -x_2 \cdot 2^2 + x_1 \cdot 2^1 + x_0 \cdot 2^0$, $\quad x_2, x_1, x_0 \in \{0, 1\}$

$y = -y_2 \cdot 2^2 + y_1 \cdot 2^1 + y_0 \cdot 2^0$, $\quad y_2, y_1, y_0 \in \{0, 1\}$

Für den Ausgang lt gelte

$lt = 1$ für $x < y$

$lt = 0$ für $x \geq y$

Frage 4

a) Geben Sie eine Schaltung für den Komparator an, die aus Vollsubtrahierern und gegebenenfalls einigen wenigen Gattern besteht.

b) Überprüfen Sie die Funktion Ihrer Schaltung anhand folgender Fälle:

- $x = -4, \quad y = +1$
- $x = +1, \quad y = -3$
- $x = -1, \quad y = -2$

Aufgabe 5 Fließkommaarithmetik

Betrachtet werden vorzeichenlose Zahlen in binärer Festkommadarstellung mit $n = 1$ Vorkommastellen und mit $m = 3$ Nachkommastellen:

$$a = a_0 \cdot 2^0 + a_{-1} \cdot 2^{-1} + a_{-2} \cdot 2^{-2} + a_{-3} \cdot 2^{-3} \quad \text{mit } a_i \in \{0, 1\} \text{ und } i \in \{0, -1, -2, -3\}$$

Beispiel: Die dezimale Zahl 1,75 wird binär dargestellt als 1,110.

Die beschriebene Festkommadarstellung soll verwendet werden, um die Mantisse a einer binären Fließkommazahl $a \cdot 2^e$ zu codieren. Dabei sei die Mantisse in der Regel normiert, d.h. es gilt dann $1 \le a < 2$ und demzufolge $a_0 = 1$.

Frage 1

a) Welche Vorteile hat eine normierte Mantisse bei der Codierung von Fließkommazahlen?

b) Welche Nachteile hat eine normierte Mantisse bei der Codierung von Fließkommazahlen?

Frage 2

a) Warum kann das Mantissen-Addierwerk im Inneren eines Fließkomma-Addierwerks nicht davon ausgehen, dass beide zu addierenden Mantissen normiert sind?

b) Warum kann das Mantissen-Addierwerk im Inneren eines Fließkomma-Addierwerks aber davon ausgehen, dass mindestens eine der beiden zu addierenden Mantissen normiert ist?

Bild 1 zeigt ein Addierwerk, das eine **normierte Mantissen *a*** und eine **nicht notwendigerweise normierte Mantisse *b*** addiert. Es besteht aus einem binären 4-Bit-Addierer *ADD* mit Übertragsein- und ausgang und vier Multiplexern.

Frage 3 Geben Sie eine Schaltung für den in **Bild 1** verwendeten Addierer *ADD* an, die ausschließlich aus Volladdierern besteht.

Die Schaltung in **Bild 1** soll nun analysiert werden. Geben Sie dafür für jedes der folgenden Beispiele den Wert der Ausgangssignale des Mantissen-Addierwerks an, d.h. den Wert von s_0, s_{-1}, s_{-2}, s_{-3} und den Wert von c.

Frage 4

Beispiel A:	1,010 + 0,011	(dezimal 1,25 + 0,375)
Beispiel B:	1,101 + 0,111	(dezimal 1,625 + 0,875)
Beispiel C:	1,101 + 1,110	(dezimal 1,625 + 1,75)

Frage 5

a) Was zeigt das Signal c im vorliegenden Kontext an?

b) Wozu dienen die vier Multiplexer?

c) In welchen Fällen ist das vom Addierwerk erzeugte Ergebnis nicht exakt?

d) Stellen Sie für den Fall eines exakt darstellbaren Ergebnisses den dezimalen Wert s der Summe $s = a + b$ als geschlossenen arithmetischen Ausdruck in Abhängigkeit von s_0, s_{-1}, s_{-2}, s_{-3} und c dar.




Bild 1 Addierwerk für eine normierte Mantisse a und eine nicht notwendigerweise normierte Mantisse b

Frage 6

a) Beweisen Sie, dass für den betrachteten Fall einer normierten Mantisse a mit $a_0 = 1$ und einer beliebigen Mantisse b stets $s_0 = 1$ gilt.

b) Beschreiben Sie stichwortartig, wie man die Invariante $a_0 = 1$ zur Optimierung der Schaltung in **Bild 1** nutzen kann.

Abschließend soll die Schaltung so erweitert werden, dass das Ergebnis aufgerundet wird, wenn es nicht exakt darstellbar ist, d.h. für $z_0 = 1$ und $c = 1$ soll eins zur niederwertigsten Stelle addiert werden. Die Idee ist nun, z_0 und c mit einem Und-Gatter zu verknüpfen und den Ausgang dieses Und-Gatters mit dem noch ungenutzten Übertragseingang c_{in} des Addierers *ADD* zu verbinden.

Frage 7

a) Warum ist das eine schlechte Idee?

b) In welchen Fällen funktioniert diese Schaltung zum Aufrunden nicht wie gewünscht? Was beobachtet man in diesen Fällen?

c) Warum benötigt eine korrekte Schaltung für das beschriebene Aufrunden verglichen mit der Schaltung in **Bild 1** nur drei Halbaddierer zusätzlich? Begründen Sie Ihre Antwort ausführlich.

Aufgabe 6 Multiplizierwerke

Betrachtet werde das aus der Vorlesung bekannte *n*-schrittige Multiplizierwerk (**Bild 1**) für den Fall $n = 4$.




Bild 1 n-schrittiges Multiplizierwerk

Frage 1 Wie viele Halbaddierer, Volladdierer, UND-Gatter und D-Flipflops werden benötigt, um das Multiplizierwerk in **Bild 1** zu realisieren?

Frage 2 Geben Sie die "Schaltung" (besser: das Verdrahtungsschema) für das zweimal verwendete "Rechtsschiebewerk" an.

Die Taktfrequenz einer digitalen Schaltung wird durch ihren kritischen Pfad begrenzt, d.h. den längsten Pfad durch kombinatorische Bauelemente.

Frage 3
a) Am Ausgang welches Flipflops beginnt der kritische Pfad der Schaltung?
b) Am Eingang welches Flipflops endet der kritische Pfad der Schaltung?
c) Durch welche Bauelemente führt der kritische Pfad der Schaltung?

Frage 4
a) Der Startzustand des Multiplizierwerks sei $MD = 1011$, $MR = 1001$ und $AC = 0000$. Geben Sie den Inhalt der Register *AC* und *MR* nach den ersten vier positiven Taktflanken an.
b) Überprüfen Sie Ihr Ergebnis.

Das Multiplizierwerk soll den Multiplikanden (Operand *MD*) nun als vorzeichenbehaftete Zahl interpretieren, wobei negative Zahlen wie üblich im Zweierkomplement dargestellt werden. Der Multiplikator (Operand *MR*) sei nach wie vor eine vorzeichenlose Binärzahl. Im Dezimalsystem folgt daraus $-8 \le MD \le 7$ und $0 \le MR \le 15$.

Frage 5
a) Multiplizieren Sie den vorzeichenbehafteten Multiplikanden $MD = 1011_2 = -5_{10}$ mit dem vorzeichenlosen Multiplikator $MR = 1001_2 = 9_{10}$ im Binärsystem von Hand (unabhängig von einer Schaltung).
b) Überprüfen Sie Ihr Ergebnis.

4)

Takt	AC	MR
1	0000	1001
2	0101	1100
3	0010	1110
4	0001	0111
5	0110	0011

Bei MR schauen ob da 1 ist wenn Ja + rechnen bei 0 rechts verschieben

MR 1011 da ist 1 deswegen + rechnen

```
  0000
+ 1011
------
  1011
```

dann nach rechts verschieben AC und MR

1011 1001 → 0101 1100

MR keine 1 deswegen verschieben rechts

0101 1100 → 0010 1110

MR keine 0 verschieben nach Rechts

0010 1110 → 0001 0111.

AC MR

MR eine 1 + rechnen dann verschieben

```
  0001
+ 1011
------
  1100
```

1100 0111 → 0110 0011

b) 1011 1001 = 11·9=99

99 = 01100011

8)

Takt	AC	MR
1	000	111
2	110	111
3	101	111
4	101	011

MR=111 da ist 1 am ende

AC + MJ:

```
  000
+ 101
-----
  101
```

1. AC und MR nach rechts: 110 111 → 010 111

2.

```
  110
+ 101
------
 1011
```

011 111 → 101 111

3.

```
  101
+ 101
------
 1010
```

010 111 → 101 011

Das ursprüngliche Multiplizierwerk in **Bild 1** ist für vorzeichenbehaftete Multiplikanden nicht geeignet, da bei der Addition das Vorzeichen im Akkumulator verloren geht.

Frage 6 Geben Sie jeweils den Inhalt der Register *AC* und *MR* nach den ersten vier positiven Taktflanken an, den man bei einem für vorzeichenbehaftete Multiplikanden modifizierten Multiplizierwerk beobachten müsste. Der Startzustand sei wieder *MD* = 1011, *MR* = 1001 und *AC* = 0000.

Frage 7 Worin unterscheidet sich ein solches für vorzeichenbehaftete Multiplikanden modifiziertes Multiplizierwerk von der ursprünglichen Schaltung? Zeichnen Sie dazu den Addierer als Kette von Halb- bzw. Volladdierern und geben Sie die Beschaltung der einzelnen Ein- und Ausgangsleitungen im Kontext der Schaltung an.

Abschließend werde ein vollständig vorzeichenbehaftetes Multiplizierwerk betrachtet, d.h. sowohl der Multiplikand in *MD* als auch der Multiplikator in *MR* sind vorzeichenbehaftete Zahlen. Weiterhin soll das Multiplizierwerk einen verbesserten Algorithmus verwenden, der mit der Hälfte von Schritten auskommt, im vorliegenden Fall also mit $n / 2 = 2$ Schritten. Dieser Algorithmus wird nun ohne Beweis beschrieben.

Die Grundidee ist, den vorzeichenbehafteten Multiplikator $x = -x_3 2^3 + x_2 2^2 + x_1 2^1 + x_0 2^0$ in einen Code $x = y_1 4^1 + y_0 4^0$ zur Basis 4 umzuwandeln. Dazu fasst man immer drei Bits mit einem Bit Überlappung zu einer Dreiergruppe zusammen (**Bild 2**). Damit diese Zusammenfassung für geradzahlige *n* aufgeht, wird rechts eine Stelle $x_{-1} = 0$ angehängt. Bezeichnet man die drei Bits einer Dreiergruppe mit x_{2i+1}, x_{2i} und x_{2i-1}, so ist $y_i = -2x_{2i+1} + x_{2i} + x_{2i-1}$ (ohne Beweis).




Bild 2 Code zur Basis 4

Beispiel: Die Zahl 6 = –0 + 4 + 2 + 0 ist binär 0110, mit angehängter Null 01100. Die Zerlegung in Gruppen ergibt 011 und 100. Der Wert der ersten Gruppe ist $y_1 = 0 + 1 + 1 = 2$, der Wert der zweiten Gruppe ist $y_0 = -2 + 0 + 0 = -2$. Kontrolle: $y_1 4^1 + y_0 4^0 = 8 - 2 = 6$.

Frage 8

a) Stellen Sie in einer Wertetafel die acht Kombinationsmöglichkeiten von x_{2i+1}, x_{2i} und x_{2i-1} zusammen und ordnen Sie jeder Kombination den entsprechenden Wert von y_i zu.

b) Wie viele unterschiedliche Werte kann y_i annehmen?

Um eine Multiplikation gemäß des verbesserten Algorithmus durchzuführen, wird der Multiplikator nach dem beschriebenen Verfahren in den Code zur Basis 4 umgewandelt. Der Multiplikand bleibt unverändert.

Frage 9 Worauf ist der Vorteil des verbesserten Algorithmus zurückzuführen? Betrachten Sie dazu alle Werte, die y_i annehmen kann, und interpretieren Sie diese Werte im Hinblick auf den Algorithmus.

Frage 10

a) Stellen Sie den Multiplikator $1001_2 = -7_{10}$ im beschriebenen Code zur Basis 4 dar.

b) Multiplizieren Sie diesen Multiplikator mit dem Multiplikanden 1011 mit Hilfe des verbesserten Algorithmus im Binärsystem von Hand. Bestimmen Sie dafür zunächst die beiden Teilprodukte und addieren Sie diese anschließend stellenrichtig. Achten Sie auf die Vorzeichen.

Frage 11

Beweisen Sie exemplarisch für den vorliegenden Fall $n = 4$, dass der Zusammenhang $y_i = -2x_{2i+1} + x_{2i} + x_{2i-1}$ gilt.